vhdl

2зной

4ответ

Как реализовать структуры данных, такие как stack/queue в VHDL?

Как смоделировать поведение стека или очереди в VHDL? Любые указатели? Я подумал о том, чтобы использовать что-то вроде операции с логическим сдвигом бит, но как проверить ограничения пустого стека ил

vhdl 2009-02-28

---

13зной

3ответ

Конкатенация бит в VHDL

Как вы объединяете биты в VHDL? Я пытаюсь использовать следующий код: Case b0 & & b1 b2 b3 & является ... и выдает ошибку Благодаря

concatenation vhdl 2008-10-16

---

5зной

4ответ

Как сделать компиляцию Quartus II быстрее

Я использую Altera Quartus 2 для создания пользовательского 8-битного процессора, и для его компиляции на моем ноутбуке требуется много времени. Я использую только симуляции и делаю свой процессор схе

vhdl quartus 2008-12-10

---

4зной

3ответ

Конфигурируемый процессор, реализованный на плате FPGA

Для университетского среднесрочного проекта мне нужно спроектировать конфигурируемый процессор, чтобы написать код в VHDL, а затем синтезировать его на плате FPGA Spartan 3E от Digilent. Я новичок, по

processor vhdl fpga configurable 2008-10-23

---

2зной

2ответ

«Мертвый код» в Xilinx

У меня есть код VHDL, который я пишу для класса. Однако инструмент синтеза идентифицирует cell3, cell2 и cell1 как «мертвый» код, и он не будет его синтезировать. Я действительно не знаю, что происход

vhdl synthesis dead-code 2009-02-18

---