vhdl

3зной

2ответ

ЦАП Delta-sigma от Verilog до VHDL

В приведенном ниже коде реализована DAC Delta-sigma в Verilog из примечания к приложению Xilinx, и я хочу написать эквивалентный код VHDL. Я ничего не знаю о Verilog, и я начинаю работать в VHDL, поэт

audio vhdl verilog dac 2010-12-31

---

0зной

1ответ

пример расширения LEON SOC с пользовательскими периферийными устройствами, AMBA AHB slave

Может ли кто-нибудь здесь расширить LEON3 softcore с пользовательскими hw? Я ищу базовый пример, как добавить пользовательскую периферию к шине AMBA AHB

vhdl fpga system-on-chip amba 2011-01-09

---

2зной

2ответ

У SRA не может быть таких операндов?

Я закодировал алгоритм в VHDL, но у меня есть это сообщение, которое я не понимаю. «Sra/sla не может иметь таких операндов в этом контексте». Любая помощь, пожалуйста? library ieee; use ieee.std_logi

type-conversion vhdl 2011-01-09

---

1зной

1ответ

Как управлять сигналом сброса для испытательных стендов VHDL?

У меня очень простой тестовый стенд vhdl, который должен работать. Все мои компоненты имеют сигнал сброса, поэтому регистры установлены в 0, а другие компоненты правильно инициализированы ... но ... е

signals reset vhdl object-test-bench 2011-01-10

---

3зной

2ответ

Где заставить xilinx ISE использовать блок-бара?

Я синтезировал небольшое устройство для проверки вывода блока-бара. Я получил сообщение от XST: Небольшой RAM будет реализована на ТМП, чтобы производительность разворачивания и сохранить блок RAM рес

vhdl fpga xilinx 2011-01-12

---

2зной

2ответ

Модуль протокола TAP (Test Anything Protocol) для VHDL

Есть ли протокол VTP для тестирования протокола TAP (Test Anything Protocol)? Было бы хорошо, потому что тогда я мог бы использовать подтверждение, чтобы проверить мои результаты автоматически. Есть т

vhdl tap 2010-12-03

---

3зной

2ответ

Как написать простой псевдо-ассемблер?

Мне нужно написать серию testbenches для простой модели процессора, написанной на VHDL. Мне нужна часть кода, которая преобразует инструкцию в код сборки (MIPS) в двоичную строку. Мне не нужно ничего

testing vim emacs vhdl assembly 2010-12-04

---

3зной

2ответ

VHDL стиль процесса

Я читал здесь различные вопросы, так как я изучаю VHDL и всегда стараюсь улучшить. Однако этот комментарий заставил меня любопытный: Simple State Machine Problem мне сказали, в моем кратком курсе VHDL

vhdl 2010-12-10

---

4зной

3ответ

FPGA эффективный (a) синхронный сброс

Я помню, что некоторое время назад я помню, что либо асинхронные, либо синхронные сбросы более эффективно реализованы в FPGA, поскольку флип-флоп уже имеет один, а другой потребует дополнительной логи

vhdl 2010-12-14

---