fpga

1зной

1ответ

Настройка таймера с Microblaze?

Каков наилучший способ создания таймера с Microblaze, который позволил бы мне работать более похожим на функцию вроде delay_ms() или sleep() в более обычных сценариях? Легко, я могу создать глупую фун

c timer fpga xilinx microblaze 2017-02-16

---

-1зной

1ответ

Частота множителя Монтгомери

Я разработал множитель 16 * 16 Монтгомери. В коде используется множитель 16 * 16 для выполнения трех умножений. Умножения выполняются один за другим с использованием одного и того же множителя, и резу

verilog fpga montgomery-multiplication 2017-02-16

---

1зной

1ответ

VHDL - Do Функции, используемые только в заголовке архитектуры, занимают логику FPGA?

Если у меня есть некоторый код, например, так: ... architecture behaviour of ExampleEntity is -- type definitions type Matrix is array(0 to 1,0 to 1) of signed(NumOfBitsForSignals_1 downto

compilation vhdl fpga xilinx 2017-02-16

---

0зной

2ответ

Verilog: выравнивание допустимых и недопустимых байтов с динамического ввода

Я пытаюсь создать систему, которая принимает 8-байтовый ввод данных и 8-битный действительный ввод каждого такта, когда каждый бит на действительном входе либо проверяет, либо делает недействительным

verilog fpga 2017-02-18

---

0зной

1ответ

Частота множителя

Я разработал множитель 16 * 16. (работающий на частоте 1550 МГц). Затем я использую один и тот же множитель, чтобы последовательно выполнять три умножения, помещая регистры на входе, которые использую

verilog fpga 2017-02-20

---

0зной

1ответ

MAX 10 ADC с оптимизацией кода VHDL/Quartus Prime Lite

Прежде всего, я должен сказать, что я являюсь завершающим новичком в VHDL, поэтому, если это действительно глупый вопрос, я хочу извиниться заранее. Я пытаюсь заставить IP-адрес ADC работать. Я хочу и

vhdl fpga adc quartus 2017-02-20

---

0зной

1ответ

Включен ли процесс или приостановлен процесс?

У меня все еще немного проблемы с пониманием списка чувствительности и активизацией процесса. Большинство учебников говорят, что процесс активируется каждый раз, когда событие происходит по сигналу вн

process vhdl fpga 2017-02-20

---

0зной

1ответ

Сигнал не активирует процесс?

, так что у меня, похоже, возникла проблема с утверждением сигнала сигнала флага. Поэтому в основном я реализую интерфейс i2c между двумя файлами fpga. Мой мастер отправит более 50 байт. На моей подчи

process signals vhdl fpga timing 2017-02-23

---