VHDL целочисленный диапазон включительно? Разница в FPGA против моделирования

Question

Я новичок в FPGA. Я делал несколько простых тестов, и я нашел проблему, которую я не совсем понимаю.

У меня есть источник тактовой частоты 50 МГц.

У меня сигнал определяется как:

SIGNAL ledCounter : integer range 0 to 25000000 := 0; 

Когда ledCounter достигает 25000000 Я переключение светодиода и сброс счетчика. Это отлично работает непосредственно на FPGA.

IF (rising_edge(CLK)) THEN 
    ledCounter <= ledCounter + 1; 

    IF (ledCounter = 25000000) THEN 
     ledCounter <= 0; 
     toggle <= not toggle; 
     LED(0) <= toggle; 
    END IF; 
END IF; 

При работе внутри ModelSim я получаю ошибку, когда счетчик достигает 25000000. Для того, чтобы запустить в симуляторе я должен определить диапазон, как:

SIGNAL ledCounter : integer range 0 to 25000001 := 0; 

Кто-нибудь есть какие-либо понять, почему это происходит? Код работает на FPGA колодец, но не будет работать в симуляторе без указанной выше модификации.

EDIT: Ошибка модели не описана: не может продолжаться из-за фатальной ошибки. Последовательность вызовов HDL. Остановлен на C: /Users/robert/Documents/fpga/testsim/test.vhd 20 Технологическая линия__17

Answer 1

Это происходит потому, что перед компарадионом происходит линия ledCounter < = ledCounter + 1. Даже если значение ledCounter на самом деле не достигнет 25000001, поскольку оно переопределено следующими операторами, на данный момент это запланировано, чтобы достичь этого, вызывая ошибку моделирования. Вы можете решить эту проблему легко перемещая приращение в другое отделение:

IF (rising_edge(CLK)) THEN 
    IF (ledCounter = 25000000) THEN 
     ledCounter <= 0; 
     toggle <= not toggle; 
     LED(0) <= toggle; 
    ELSE 
     ledCounter <= ledCounter + 1; 
    END IF; 
END IF; 

Таким образом, ledCounter никогда не планируется быть 25000001 и не будет происходить никаких ошибок. Обратите внимание, что оба кода ведут себя точно так же.