Ошибка моделирования VHDL: «переполнение переполнения дельта»

Question

run 50 ns
#KERNEL: stopped at delta: 5000 at time 10 ns.
#KERNEL: Error: KERNEL_0160 Delta count overflow. Increase the iteration limit using -i argument for asim or the matching entry in simulation preferences.
#Error: Fatal error occurred during simulation.

Где я ошибаюсь?

library IEEE; 
use IEEE.STD_LOGIC_1164.all; 
entity funct is 
    port(x: in std_logic_vector (2 downto 1); 
    y: out std_logic); 
end funct; 

architecture funct of funct is 
    signal r, s, q : std_logic_vector(2 downto 0) := "000"; 
begin 
    process 
    begin 
     wait on x, q; 
     r(2) <= not(q(0)) or (not(q(1)) and x(2) and not(x(1))); 
     r(1) <= q(2) and not(x(2)); 
     r(0) <= not(q(1)) and q(0) and x(1); 
     s(2) <= q(1) and x(2); 
     s(1) <= not(q(2)) and q(0) and not(x(2)); 
     s(0) <= not(q(2)) and not(q(1)) and not(q(0)) and x(2); 
    end process; 

    y <= q(2) and not(q(1)) and q(0); 

    process 
    begin 
     wait on r, s; 
     q(0) <= s(0) or (not(r(0)) and q(0)); 
     q(1) <= s(1) or (not(r(1)) and q(1)); 
     q(2) <= s(2) or (not(r(2)) and q(2)); 
    end process; 
end funct; 

Answer 1

двух процессов вызывает друг друга в круговом образом:

• Когда x изначально изменяет, он запускает первый процесс,
• r и s генерируются первым процессом,
• они используются в wait для второго процесса,
• , который затем генерирует q,
• то, что использование в wait первого процесса

An так, выполнение первого, второго, во-первых, ... процессы продолжается без приращения времени, но с приращением счетчика дельта, пока не будет достигнут предел дельта-счетчика, и вы получите сообщение об ошибке.

Чтобы решить эту проблему, вам необходимо исправить комбинационную логику, чтобы избежать внутреннего цикла.

Кроме того, процесс с ожиданием сигналов похожими, как:

process is 
begin 
    ... 
    wait on {signals}; 
end process; 

обычно записывается как:

process ({signals}) is 
begin 
    ... 
end process; 

Если чисто комбинационная логика написана в процессе, то вы можете пропустить сделать процесс, поэтому ваш код можно написать так:

r(2) <= not(q(0)) or (not(q(1)) and x(2) and not(x(1))); 
r(1) <= q(2) and not(x(2)); 
r(0) <= not(q(1)) and q(0) and x(1); 
s(2) <= q(1) and x(2); 
s(1) <= not(q(2)) and q(0) and not(x(2)); 
s(0) <= not(q(2)) and not(q(1)) and not(q(0)) and x(2); 

y <= q(2) and not(q(1)) and q(0); 

q(0) <= s(0) or (not(r(0)) and q(0)); 
q(1) <= s(1) or (not(r(1)) and q(1)); 
q(2) <= s(2) or (not(r(2)) and q(2)); 

И написать код th является способ, четко показывает комбинационную петлю от q(0) до r(0) до q(0).