0зной
1ответ
Как вызвать задачи из отдельного модуля в Verilog?
0зной
1ответ
синтаксис iverilog для include?
0зной
1ответ
Вывод «for» неизвестен вместо 1 в Verilog
-3зной
1ответ
Как сделать массив в «Verilog» (код внутри)
0зной
1ответ
Код Verilog для смены и добавления множителя
1зной
2ответ
(Verilog) Как получить доступ к элементу массива с использованием переменной в качестве индекса?
0зной
2ответ
Verilog ошибка: Ссылка на проволоке или рег не допускается в постоянном выражении
0зной
1ответ
Verilog ошибка: Не удается связать параметр в модуле
0зной
2ответ
Ошибка в простой Verilog for-loop