fpga

3зной

3ответ

Простая проблема с машиной

У меня очень простой FSM, который должен управлять некоторыми выходными сигналами внешней ОЗУ. Проблема, с которой я столкнулся, связана с обработкой шины данных , которую можно вводить, а также вывод

vhdl fpga finite-state-machine 2010-10-13

---

3зной

3ответ

государства std_logic

Я определил свое состояние следующим образом: type state_type is (s0, s1, s2, s3); signal state : state_type; Теперь я хотел бы использовать эту информацию о состоянии для формирования другого сигн

vhdl fpga 2010-10-15

---

0зной

1ответ

сколько для звука (ADC), читаемого в 24khz?

сколько «звуковых входов» высокой точности (128K 44kH) может быть выполнено с помощью обычной FPGA (Xilinx Spartan 3, что-то никогда) без использования внешних АЦП-преобразователей (только с симметрич

vhdl fpga xilinx 2010-09-02

---

-2зной

1ответ

Ищете объявление библиотеки модуля IP

Я хочу использовать аппаратный модуль Xilinx контроллера ICAP в своем собственном дизайне. Этот модуль использует следующую библиотеку: library hwicap_v5_00_a; use hwicap_v5_00_a.all; Я искал в кат

fpga xilinx 2010-10-25

---

2зной

1ответ

Как реализовать синтезируемый DPLL в Verilog?

Есть ли какой-либо прямой способ реализовать всю цифровую фазовую блокировку в синтезируемом Verilog? Все (включая ГУН) следует синтезировать. Сигналы, которые я хочу заблокировать, составляют ~ 0,1-1

verilog fpga 2010-10-26

---

16зной

4ответ

Ошибка добавления std_logic_vectors

Я хочу иметь простой модуль, который добавляет два std_logic_vectors. Однако при использовании кода ниже с оператором + он не синтезируется. library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_l

vhdl fpga 2010-10-28

---

1зной

3ответ

Проблема с сетевым экземпляром

У меня очень простая система statamachine, которая устанавливает некоторые управляющие сигналы для взаимодействия с IP-адресом третьей стороны. Код выглядит примерно следующим образом: entity testip i

vhdl fpga 2010-11-01

---

1зной

3ответ

Разбиение исполняемого файла ELF на два файла во встроенной системе

Я использую ядро ​​процессора Xilinx Microblaze в FPGA Virtex4. Я хотел бы добавить новую часть кода в свой текущий код, но тогда мой код будет превышать размер вспышки, с которой он сжигается. Поэтом

embedded linker fpga 2010-08-03

---

8зной

4ответ

Запуск программирования ПЛИС

Я хочу начать программирование ПЛИС. У меня нет каких-либо знаний о том, как работают ПЛИС. Я хотел бы получить плату разработки, не слишком дорогой, но она должна иметь как минимум 40 контактов ввода

fpga electronics 2010-08-06

---