Сравнение FPGA с конструкцией ASIC

Question

У меня есть фундаментальный вопрос. Я создал несколько изображений FPGA для некоторых мультимедийных приложений и . Теперь я хотел бы сравнить мои результаты с результатами реализации ASIC того же алгоритма с точки зрения производительности &. Я слышал, что такое сравнение не имеет смысла, поскольку оно несколько сравнивает яблоки и апельсины. Но я слышал о метрике Gate-эквивалентности, не могу ли я использовать это для сравнения?

Благодаря

Answer 1

Метрика РАВНОЗНАЧНОСТЬ могли бы получить по порядку величины - если это достаточно хорошо для вас? Проблема в том, что 4-входной LUT может реализовать один логический элемент И или сложную 4-входную функцию, представляющую несколько затворов. Или (в чипе Xilinx) это может быть регистр сдвига с 16 бит памяти в нем. И у него есть триггер, прикрепленный к его выходу (со встроенными управляющими сигналами и т. П. ... еще несколько ворот). И если вы использовали Block memory или DSP-блоки, их еще сложнее определить количественно.

Когда вы говорите, что хотите сравнить производительность и площадь, вы действительно имеете в виду «стоимость»? Является ли это потенциальным продуктом с миллионами проданных единиц или «всего лишь» несколькими десятками тысяч? ASIC NRE большой!

Вы также можете оптимизировать свой дизайн FPGA, который может быть достаточно хорошим, в зависимости от ваших объемов. Например, дизайн обработки изображений, выполненный традиционным способом, может быть в 10 раз больше, чем один, предназначенный для серьезного использования FPGA, с аналогичной эксплуатационной характеристикой ... если вы знаете, что делаете :)

Answer 2

Как и было указал, что эквиваленты затворов - это всего лишь приблизительная оценка и не все точные для определения области в ASIC. Существуют различные способы, которыми вы можете узнать, как будет работать ваш проект (и стоимость) в ASIC. Вероятно, вы использовали HDL (VHDL или Verilog) для реализации вашего дизайна. Если у вас есть доступ к инструменту синтеза, например Synopsys Design Compiler (DC), вы можете использовать его с одной из поставляемых библиотек поставщиков ASIC для определения области. Вы также можете использовать его для создания постсинтеза, списка соединений на уровне затвора, который можно использовать в симуляции для определения производительности. DC также предоставит вам информацию о сроках критического пути и т. Д., Которые также могут использоваться для расчета производительности.

Однако, DC - очень дорогой продукт, и вы, вероятно, использовали инструменты, поставляемые поставщиком FPGA, для синтеза вашего HDL-дизайна. Вы можете обратиться к поставщику ASIC и попросить их проанализировать ваш дизайн, чтобы определить производительность & (они, скорее всего, будут использовать DC - вы должны быть готовы передать вам HDL). Они могут быть склонны делать это, чтобы выиграть ваш бизнес. Но, как было указано, ASIC NREs очень дороги, поэтому, если у вас нет продукта большого объема, вероятно, нет смысла перемещать ваш проект в ASIC.