Все коды, которые я нашел, генерируют мне некоторые ошибки. Мой FPGA производитель FIFO, когда я пытаюсь читать и писать в то же время, создает проблемы в симуляции, а также не могу изменить его или адаптировать к другой FPGA.Асинхронный код кода FIFO - VHDL
Может кто-нибудь посоветует мне уже написанный асинхронный FIFO (2 Clock FIFO) код в VHDL, возможно, уже без проблем?
Мне нужна возможность читать и писать одновременно с двумя разными часами.
У нашего PoC Library есть кросс-часы FIFO под названием PoC.fifo.ic_got. (ic = независимые часы)
Этот FIFO может быть настроен по размеру и ширине. Вы также можете синтезировать его с помощью LUT-RAM или BlockRAM/altsyncram. В зависимости от выбранных параметров поставщика он будет использовать специальный код устройства для улучшения сопоставления переносчиков или иначе использовать общее описание.
Для этого FIFO требуются другие модули и пакеты из библиотеки PoC, например PoC.utils, PoC.mem.ocram.* или PoC.arith.counter_gray.
Этот буфер FIFO был протестирован на нескольких устройствах:
Не стесняйтесь протестировать его на других устройствах :).
Спасибо, но это кажется очень сложным. Поскольку я новичок в кодировании VHDL, я не знаю, как добавить библиотеки и сделать работу кода. Вы можете мне помочь? – Yaro
Использование кросс-часовых модулей никогда не бывает легким, но если вы привыкли к обычным FIFO, таким как 'PoC.fifo.cc_got', не так сложно переключиться на реализацию' 'c_got'. Мы работаем над более подробной документацией: общее использование, описания интерфейсов и примеры, но это требует времени ... Пожалуйста, свяжитесь со мной напрямую по электронной почте. Для получения контактной информации см. Файл [АВТОРЫ] (https://github.com/VLSI-EDA/PoC/blob/master/AUTHORS). Пожалуйста, не какой инструментальной цепочки вы используете: Xilinx ISE, Vivado или Altera Quartus-II. – Paebbels
В зависимости от вашего инструмента, должен быть способ присвоить исходные файлы библиотеке VHDL. – Paebbels