network-on-chip verilog code

Question

Я написал и смоделировал код Verilog в ISE Project Navigator 2013. Это модель RTL, которая описывает маршрутизаторы, буферы и ссылки на основе чипа.

1. какое устройство лучше для синтеза и реализации?
2. Как я могу получить статическое и динамическое потребление энергии, задержку передачи пакетов, область и другие факторы, указывающие на производительность сети, используя ISE Project Navigator?

Answer 1

Вопрос очень открытый, поэтому я постараюсь предоставить как можно более общий ответ.

Теперь вы сказали, что у вас есть код для NOC Router в ISE. Это означало бы, что у вас или у дизайнера есть общее представление о частоте, с которой должна работать внутренняя логика/система. Максимальная частота часов вашего целевого устройства и будет одним из ключевых параметров, которые вам нужно проверить. Если ваш дизайн работает на частоте 150-200 МГц и имеет соответствующую конвейерную обработку (небольшие мультиплексы, не более 2-3 уровней логики между этапами конвейерной обработки), тогда почти все доступные семейства устройств из Xilinx и Altera должны быть подходящими ,

Следующим важным соображением является внешняя связь. Для вашего дизайна требуется высокоскоростное последовательное соединение с внешним устройством. Если это так, то вам нужно будет выбрать устройство с высокоскоростными IP-адресами SERDES. Тогда это ограничит ваш выбор устройств.

Другим фактором, который следует учитывать, является интерфейс для внешних SDRAM или RLDRAM. Если вашему дизайну необходимо взаимодействовать с такими внешними устройствами, вам нужно выбрать устройство с поддержкой либо через softcore, либо через Megafunction (Altera) или жесткий IP-блок.

Наконец, вам нужно посмотреть на использование вашей логики. Вы хотите выбрать устройство, которое достаточно велико, чтобы удовлетворить ваши требования, если только ваш проект не является частью более крупного проекта, и есть модули, которые будут разработаны позже и будут сидеть рядом с вашим НОК. Вам нужно будет приблизиться к числу LE/LUT, которые потребуются вашему дизайну, и выбрать устройство на 50% больше, чем это. Затем вы можете запустить пробный синтез и проверить, насколько ваши оценки в порядке. Если они есть, а ваше устройство менее 50% используется, вы можете пойти на меньшее устройство, если потребуется.

Есть также несколько других соображений, таких как количество IO, наличие диспетчера PLL/Clock, который может повлиять на ваш выбор устройства.