Verilog-A и Verilog связаны друг с другом, но очень разные.
Verilog был стандартизован первым и обычно предназначен для описания поведения цифровых схем и испытательных стендов. Verilog управляется событиями. Аналоговое поведение можно моделировать в тестовых узлах, но моделирование аналогового поведения может быть затруднено.
Verilog-a был стандартизован позже и был основан на синтаксисе verilog. Он предназначен для моделирования аналоговых схем. Эти два языка несовместимы, оба имеют конструкции, которые другие не поддерживают. Verilog-a может имитировать непрерывное поведение времени, например, симуляторы специй/призрак. Он не очень хорошо моделирует цифровое поведение. Modelsim или другие «Verilog simulators» не поддерживают Verilog-a - в основном поддерживаются симуляторами специй.
Verilog-AMS - это эволюция Verilog-a, которая позволяет как аналоговым, так и цифровым конструкциям сосуществовать в одном файле/блоке. Однако он снова поддерживает только подмножество современного verilog. Он не поддерживается стандартными симуляторами Verilog - опять-таки поддержка на аналоговом/spice/specter симуляторах.
'-A' суффикс для« аналогового »? http://en.wikipedia.org/wiki/Verilog-A – osgx