Как присвоить значение для вывода массива в Verilog

Итак, у меня есть светодиод [7: 0], и у меня был цикл, который 7 раз, так что я пытаюсь сделать это назначениеКак присвоить значение для вывода массива в Verilog

for(i=0;i<=7;i++) 
    LED[i] = (some logics)

и это просто дает мне об ошибке: объект на левой стороне уступки, должны иметь тип переменных данных "

но если запрограммировать это так:?

LED[0] = ... 
LED[1] = ... 
    . 
    . 
    .

Он работает, я использую кварты II Verilog, таким образом, это прослушивало меня целый день ... Спасибо всем вам столько

источник

2014-01-19 Sir Galahad

Пожалуйста показать реальный код. Я думаю, что то, что у вас там есть, может работать, но вам нужно увидеть ваши объявления во главе и то, что окружает этот цикл. – Tim

Использование цикла 'for' кажется излишним. Почему не LED = (НЕКОТОРЫЕ ЛОГИКИ)? – toolic

Не знаю, почему это было приостановлено. Провод/рег вещь совершенно нелогична, и неудивительно, что это вызывает путаницу. – EML

По этой логике вы, вероятно, хотели бы использовать для генерации цикла:

generate 
    for (i=0; i<8; i=i+1) begin : led_loop 
     assign LED[i] = (some logic); 
    end 
endgenerate

источник

2014-01-19 15:36:29 Qiu

Для циклов внутри всегда блока синтезируются, если их можно статически развернуть, похоже, что ошибка указывает на какую-то вещь с правой стороны. – Morgan

@Morgan: Я думаю, что светодиод определяется как провод, а должен быть рег. – Qiu

Конечно, но все, что он должен сделать, это объявить его как рег. Для этого генерируется избыток. Ох - и исправить i ++ до i = i + 1, предполагая, что это на самом деле Verilog. – EML

Как присвоить значение для вывода массива в Verilog

ответ

Смежные вопросы