Altera FPGA Max10 имеет 4 доступных PLL (1-4).Как выбрать конкретную PLL?
Qustion: Есть ли способ определить, какой PLL я могу использовать для своего дизайна или как Quartus выбирает PLL?
И какой ввод часов для конкретной PLL я должен использовать для ADC1, когда у меня есть два варианта на одном банке?
Спасибо!
В Altera .qsf файл, вы можете указать место размещения для проиллюстрированного ФАПЧА, используя:
set_location_assignment PLL_{number} -to "{path}"
Eg:
set_location_assignment PLL_1 -to "my_module:my_module_e|pll"
Но специальное размещение не является обязательным, и может быть оставлен к инструменту размещения, если нет особых требований, таких как ограничения скорости и размера и ограничения.
спасибо за ответ - наконец, я знаю, как указать PLL. Какой тактовый вход я должен использовать для PLLx, когда мне нужно синхронизировать источники в одном банке? – Norick
См. Руководство пользователя для выбора ввода часов, так как могут быть специальные ограничения. Однако почему у вас есть два тактовых входа; если по какой-то причине не удалите один из них. –
Если я укажу в файле .qsf, PLL, мне также нужно сначала назначить PLL редактору присваивания? – Norick