Моделирование Icarus Verilog: выражение индекса области не является постоянным: i

Question

Я имитирую 16-битный список соединений MIPS в Icarus Verilog. Это ошибка, я получаю в тестбенче

mips_16_core_top_tb_0.v:144: error: Scope index expression is not constant: i 
mips_16_core_top_tb_0.v:144: error: Unable to bind wire/reg/memory `uut.register_file_inst.reg_array[i]' in `mips_16_core_top_tb_0_v.display_all_regs' 

Related code : 
task display_all_regs; 
begin 
$display("display_all_regs:"); 
$display("------------------------------"); 
$display("R0\tR1\tR2\tR3\tR4\tR5\tR6\tR7"); 
for(i=0; i<8; i=i+1) 
$write("%d\t",uut.register_file_inst.reg_array[i]); <--- error points to this line 

$display("\n------------------------------"); 
end 
endtask 

Я получаю эту же ошибку, когда я тоже моделировать RTL, но я все еще получаю файл VCD сбрасывал out.In случай списка соединений, я даже не получить VCD файл сгенерирован. Был бы рад услышать ваши мысли.

Answer 1

Ваш код выглядит отлично, и я только что проверил кросс-модульную индексацию переменных массивов в Icarus (текущая версия, от git), и он работает.

Я подозреваю, что ваша проблема заключается в том, что вы сами компилируете mips_16_core_top_tb_0.v - Icarus предоставит это сообщение, если вы это сделаете. Все исходные файлы должны быть скомпилированы вместе в Icarus. Некоторые другие симуляторы позволят вам скомпилировать этот файл сами по себе, а затем проверять только ошибки во время разработки (т. Е. При запуске имитации), но так, как это делает Икарус, именно так и предполагалось использовать Verilog.

Answer 2

Ваш индекс в регистре [index] должен быть постоянным в этой ситуации. В reg_array [i] i является переменной и не фиксируется. Чтобы имитировать использование этого кода, вы должны переделать проект так, чтобы он не требовал индекса с индексом переменной. Это может быть отсутствие поддержки синтаксиса для этой функции. Если это так, вам следует попробовать другой симулятор.