Я внедрил HDMI-передатчик и приемник на плате Atlys Spartan 6. Он работает правильно. Я использую 1080p @ 60Hz. Плата берет один пиксель, декодирует его, кодирует и возвращает на монитор.Идентификация начала кадра
Теперь мне нужно определить начало нового кадра. Потому что я хочу нарисовать квадрат в середине экрана (используя FPGA). Я думал, что как HSYNC, так и VSYNC являются «1», что подразумевает начало нового кадра. Но, похоже, это не так.
Может ли кто-нибудь сказать мне, как определить начало нового кадра HDMI?
Спасибо!
Если HSYNC и VSYNC оба переходят в '1', фактически должны быть началом нового кадра. Вы ищете положительный фронт на обоих этих сигналах? – Russell
Спасибо за ваш ответ .... always @ (posedge pclk) begin if (h_sync & v_sync) begin start = 1'b1; конец Это часть кода. pclk - это пиксель clk. – user2389323
прочитайте это сообщение о поиске краев. Недостаточно то, как вы описали в своем комментарии. Вам необходимо зарегистрировать предыдущее значение сигнала, текущее значение сигнала и искать условие, когда предыдущее значение = 0 и текущее значение = 1. http://stackoverflow.com/questions/8413661/proper- способ-для-сигнала края обнаружения-в-Verilog. – Russell