1
Я разрабатываю реализацию Flip Flop мастера-ведомого D в ModelSim. После компиляции (Compile > Compile All), я печатаю vsim в консоль, и только ошибка брошена являетсяModelSim Error Loading Design
# vsim
# Start time: [time]
# Error loading design
Есть ли способ иметь vsim быть более многословным, что происходит не так? Или, может быть, кто-то может сказать мне, что я делаю неправильно?
Для справки, мой код ниже:
methods.v
module dFlipFlop(
D,
Clk,
En,
Q
);
input D, Clk, En;
output Q;
reg Q;
always @ (posedge Clk)
if(~En) begin
Q <= 1'b0;
end else begin
Q <= D;
end
endmodule
module masterSlaveDFF(
D,
Clk,
En,
Q
);
input D, Clk, En;
output Q;
wire Y, inClk;
assign inClk = ~Clk;
dFlipFlop first (.D(D), .Clk(Clk), .En(En), .Q(Y));
dFlipFlop second (.D(Y), .Clk(inClk), .En(En), .Q(Q));
endmodule
dflipflop.v (My Testbench)
`include "methods.v"
module masterSlaveTest();
reg D, Clk, En, Q;
initial begin
$monitor(D, Clk, En, Q);
D = 1;
Clk = 1;
En = 0;
#5 $finish;
end
always begin
#5 Clk = ~Clk;
end
endmodule
Вы проинструктировали компилятор, где найти прилагаемый файл? Некоторые симуляторы используют '+ incdir +/some/dir', но я не использую ModelSim. – toolic
Да, я пробовал специально ссылаться на свой тестовый скам-файл, но безрезультатно. – Aeolingamenfel
Когда я вставляю весь ваш код в один файл, он компилируется и запускается с симулятором Cadence. Таким образом, ваш код выглядит хорошо. – toolic