Битовый тип данных в SystemVerilog

Question

bit id_pkt ; 
    id_pkt++ ; 

Я нашел этот фрагмент кода, изучая некоторые аспекты SV. Теперь, не «бит» 2 типа данных состояния? Так технически, он должен принимать только 0 или 1 правильно? Как вы можете продолжать увеличивать переменную типа бит? Или это, что переменная типа бит имеет по умолчанию 32 бита, выделенные ему? И поэтому это также допустимая битовая переменная -> 110000?

Answer 1

Да, один бит может принимать только значения 0 и 1. Таким образом, id_pky++ переключает значение от 0 до 1 и от 1 до 0.

Answer 2

module testthebit ; 
initial begin 
    bit wr_rd ; 

for (int i = 0; i<10; i++) 
    begin 
    $display(" The value of wr_rd is %0h",wr_rd) ; 
    wr_rd++ ; 

    end 
end 

endmodule 

Да, поэтому я написал этот модуль, и результаты были, как вы предсказывали @ dave_59: -

значение wr_rd 0

значение wr_rd 1

значение wr_rd 0

Значение wr_rd 1

Значение wr_rd 0

Значение wr_rd 1

Значение wr_rd 0

Значение wr_rd 1

значение wr_rd 0

значение wr_rd 1