может ли кто-нибудь помочь мне сделать это более обобщенным и более профессиональным? #include <fstream>
#include <iostream>
#include <string>
#include <vector>
using namespace std;
int main()
Вот у меня есть Verilog код: module test;
reg wr, rd;
reg clk, en;
integer count=1;
initial begin
clk = 0;
forever #5 clk=~clk;
en = 0;
#5 en = 1;
forev