2016-11-15 2 views
-1

Есть ли какой-либо инструмент/приложение, доступное в Интернете, которое помогает мне проверить синтезированный вывод RTL?Проверьте результаты синтеза онлайн?

Примера: Я написал несколько RTL коды (в Verilog) и хочу проверить

-> Если синтезировать-состояние или нет?

-> Netlist RTL сгенерирована.

+0

yosys, конечно. –

+0

[EDAplaygound] (https://edaplaygound.com) имеет возможности онлайн-синтезатора и симулятора. – Greg

ответ

0

Возможно, это соответствует вашим потребностям?

http://www.plunify.com/

Некоторые слова с веб-сайта, чтобы сделать этот ответ достаточно долго ...

Plunify помогает проектные команды управления и требует масштаба вычислительных, обеспечивая синтез FPGA и место-и-маршрута на плата за использование по вашему усмотрению

Смежные вопросы