Я понимаю, что некоторые микропроцессоры, такие как ARM Cortex A8 и A9, поддерживают двухпроцессорную конвейерную обработку, т. Е. Могут поддерживать выполнение двух команд за цикл. Я не совсем понял частичную двойную эмиссию, как указано в Table 1 для A7.Что такое частичный трубопровод с двойным выпуском?
Вот контекст:
Cortex-A7 представляет собой упорядоченную, частичный двойной выпуск машины. Двойные целые конвейеры состоят из восьми этапов; Cortex-A7 сочетает в себе полный ALU (обозначенный как «целое число» на рисунке 1 выше) и частичные структуры ALU (помеченные как «двойная проблема»), тем самым обеспечивая выполнение команд с двумя задачами для некоторых целых операций. Однако разработчики алгоритма обработки цифровых сигналов должны отметить, что как обычные операции умножения, так и операции NEON SIMD являются единственными (только для сервера с резервным хранилищем), как следует из его названия, обрабатывает доступ к чтению и записи памяти. И все кодеры должны отметить, что Cortex-A7 не включает в себя дополнительные транзисторные и энергопотребляющие схемы, необходимые для обработки обработки инструкций не по порядку.
Очевидно, что частичная двойная проблема означает двойную проблему для некоторых инструкций, но не для других.
Можете ли вы подробнее рассказать о некоторых инструкциях **? – Hyperbola
Например, «некоторые инструкции» не включают операции умножения и NEON SIMD! Я полагаю, что в технической документации Cortex-A7 имеется более подробный/полный список. –