Правила и зависимости GNU makefile

Question

Я много читал о том, как писать make-файлы для создания приложения в Linux, но я в большой степени смущен многими различными способами, по-видимому, для достижения той же цели.

Это то, к чему я придумал, чтобы построить архив.

SHELL = /bin/sh 

CXX = g++ 
DEBUG = -g 
CXXFLAGS = -std=c++11 -Wall -pedantiC#-Wextra 
CPPFLAGS = -I. \ 
      -I./include 

SOURCES = foo1.cpp \ 
      foo2.cpp \ 
      foo3.cpp 

OBJECTS = $(SOURCES:.cpp=.o) 

следующее правило успешно компилирует каждый исходный файл в объектный файл, а затем создает архив:

libfoo.a: $(OBJECTS) 
    ar rvcs $@ $(OBJECTS) 

%.o: src/%.cpp ./include/%.h 
    $(CXX) -c $(CPPFLAGS) $(CXXFLAGS) -o $@ $< 

Это также делает то же самое:

libfoo.a: $(OBJECTS) 
    ar rvcs $@ $(OBJECTS) 

$(OBJECTS) : %.o:src/%.cpp 
    $(CXX) -c $(CPPFLAGS) $(CXXFLAGS) -o $@ $< 

Однако это не удается с ошибкой, что нет правила для создания цели 'foo1.o:%. h

libfoo.a: $(OBJECTS) 
    ar rvcs $@ $(OBJECTS) 

$(OBJECTS) : %.o:src/%.cpp %.o:%.h 
    $(CXX) -c $(CPPFLAGS) $(CXXFLAGS) -o $@ $< 

Может кто-нибудь объяснить, почему он не работает и какой подход лучше?

Первый вариант отображает файлы заголовков в качестве зависимостей, но второй вариант не указан. Это моя мотивация для третьего варианта.

Как указать заголовки в качестве зависимостей с помощью опций 2 или 3?

ТИА

Answer 1

Функция вы используете в Ьгу # 2 и # 3 попробовать это static pattern rules и синтаксис выглядит следующим образом:

<targets...> : <target-pattern> : <prerequisites...> 

Там может быть только два двоеточия, а не три. Вы должны написать попробовать # 3 выше, как:

$(OBJECTS) : %.o : src/%.cpp %.h 
     $(CXX) -c $(CPPFLAGS) $(CXXFLAGS) -o $@ $< 

Примечание одной критической вещи: это правило не сработает, если вы когда-либо создать любой .cpp файл, который делает не имеют ассоциированный .h файл. Просто говорю'.