Условное выражение в verlog

Question

Я хочу знать, как синтезатор в VIVADO будет понимать условный оператор в verlig. Выражение вроде: A = X? Y: -Y будет содержать любой множитель, так как есть отрицательный знак во второй ветви. Делает ли это сначала умножение (-1) * Y или он не будет использовать какой-либо множитель вообще в аппаратном обеспечении.

С уважением, Jet

Answer 1

Нет, он не будет использовать любой множитель. Вы получите следующую структуру:

Как вы можете видеть, используются только один мультиплексор и один сумматор (для достижения двоичного дополнения).