Я хочу сохранить данные в 2-мерном массиве в синтаксисе verilog. Я написал код. пожалуйста, любой может проверить код и может дать мне более хорошее представление о том, как использовать 2 одномерный массивКак использовать 2 Размерный массив в Verilog
reg [9:0] simple_State [0:10][0:10]
reg [9:0] count,
reg [9:0] index_R; // row
reg [9:0] index_C; //
initial
begin
index_C=0;
index_R=0 ;
end
always @ (posedge clock)
simple_State[index_R][index_C] <= count ;
count <= count+1 ;
index_C <= index_C+1 ;
if (count== 10 * index_C)
index_R<= index_R+1 ;
end