4 вопроса о архитектуре процессора. (Компьютерная инженерия)

Question

Наши учителя попросили нас около 50 верных ложных вопросов в подготовке к нашему окончательному экзамену. Я мог найти ответ для большинства из них в Интернете или попросить родственника. Как бы то ни было, эти 4 вопроса приносят меня с ума. Большинство из этих вопросов не так уж сложно, я просто не могу получить какой-либо удовлетворительный ответ в любом месте. Извините, оригинальный вопрос не написан на английском языке, мне пришлось переводить их самостоятельно. Если вы что-то не поняли, скажите мне. Спасибо!

Правда или ложь

1. Размер манипулируют адреса с помощью процессора определяет размер виртуальной памяти. Как бы то ни было, размер кэша памяти не зависит.
2. Долгое время технология DRAM оставалась несопоставимой с технологией CMOS, используемой для выполнения стандартной логики в процессоре. Именно по этой причине память DRAM (большую часть времени) используется вне процессора (на другом чипе).
3. Pagination позволяет сопоставить пространство виртуальной адресации с одним пространством физической адресации.
4. Ассоциативная кэш-память с наборами из 1 строки - это ассоциативно связанная кэш-память, поскольку один блок памяти может идти в любом наборе, поскольку каждый набор имеет тот же размер, что и блок.

Answer 1

1. Правда, более или менее (это зависит от точности вашего перевода я думаю :)) Количество бит в адресе устанавливает верхний предел на виртуальном пространстве памяти; вы, конечно, можете не использовать все биты. Размер кеша памяти зависит от того, сколько фактической памяти установлено, что является независимым; но, конечно, если у вас больше памяти, чем вы можете адресовать, то она по-прежнему не может быть использована.

2. Почти наверняка неверно. У нас есть ОЗУ на отдельных чипах, чтобы мы могли установить больше, не строя совершенно новый компьютер или не заменяя процессор.

Answer 2

1. Там нет априорных верхнего или нижнего предела размера кэша-памяти, хотя в реальных приложениях определенных размеров больше смысла, чем другие, конечно.
2. Я не знаю никакой несовместимости. Причина, по которой мы используем SRAM как кеш-кеш, заключается в том, что она быстрее.
3. Возможно, вы можете заставить MMU сопоставить разные виртуальные адреса в одном и том же физическом местоположении, но обычно это используется наоборот.
4. Я не понимаю вопроса.

Answer 3

1. "Манипулирование адрес" не является термином в данной области техники. У вас есть сопоставление виртуального адреса m-бит на n-битный физический адрес. Да, кеш может иметь размер до размера физического адреса, но обычно намного меньше. Обратите внимание, что в строках кэша помечены виртуальные или более типичные физические биты адреса, соответствующие максимальному диапазону виртуальных или физических адресов машины.

2. Да, процессы DRAM и логические процессы настроены для разных целей и включают в себя различные этапы процесса (различные материалы и толщину для размещения стеков конденсаторов/траншей DRAM, например), а исторически вы не строили процессоры в DRAM (кроме Mitsubishi M32RD) и DRAM в логических процессах.Исключение - это так называемый eDRAM, который IBM любит использовать для своих процессов SOI и который используется в качестве кэша последнего уровня в микропроцессорах IBM, таких как Power 7.

3. «Пагинация» - это то, что мы называем выдачей формы, этот вывод текста начинается в верхней части следующей страницы. «Пейджинг», с другой стороны, иногда является синонимом управления виртуальной памятью, посредством которого виртуальный адрес сопоставляется (на основе каждой страницы) физическому адресу. Если вы настроите свои таблицы страниц так, чтобы он позволял нескольким виртуальным адресам (фактически, виртуальным адресам из виртуальных адресных пространств разных процессов) отображать один и тот же физический адрес и, следовательно, одно и то же место в реальной ОЗУ.

4. «Ассоциативная кэш-память с наборами из 1 строки - это ассоциативно связанная кэш-память, потому что один блок памяти может идти в любом наборе, поскольку каждый набор имеет тот же размер, что и у блока».

Хм, это странный вопрос. Давайте сломаем его. 1) У вас может быть прямой сопоставленный кеш, в котором адрес сопоставляется только с одной строкой кэша. 2) У вас может быть полностью ассоциативный кеш, в котором адрес может отображать любую строку кеша; есть что-то вроде структуры тегов CAM (content addressible memory), чтобы найти, какая строка соответствует адресу. Или 3) у вас может быть ассоциативный кеш n-way set, в котором у вас есть, по существу, n наборов прямых сопоставленных кешей, и данный адрес может отображать одну из n строк. Существуют и другие эзотерические организации кеширования, но я сомневаюсь, что их учат.

Итак, давайте разобрать заявление. «Ассоциативная кэш-память». Ну, это исключает прямые сопоставленные кеши. Таким образом, мы остаемся с «полностью ассоциативным» и «n-way set associative». Он имеет наборы из 1 строки. ОК, поэтому, если он установлен ассоциативно, то вместо чего-то традиционного, как 4-way x 64 lines/way, это n-way x 1 lines/way. Другими словами, он полностью ассоциативен. Я бы сказал, что это истинное утверждение, за исключением того, что термин «полностью ассоциативный» не «полностью ассоциативный».

Имеет смысл?

Счастливый взлом!