Борьба с GCC Makefile

Question

Я пытаюсь написать то, что, как я думал, будет довольно простым Makefile, и я просто озадачен! Я не автор сценариев, но я думал, что понял их достаточно, чтобы иметь возможность работать простым.

Хорошо, у меня есть небольшой проект в каталоге, а также в этом каталоге есть каталог libs, содержащий много файлов .c. То, что я пытаюсь сделать, это написать make-файл, который будет создавать содержимое каталога/libs в статический файл lib в каталоге/libs, а затем скомпилировать несколько исходных файлов в каталоге/и связать его со встроенным .a файл.

Я уверен, что кто-то собирается предложить «почему бы не использовать CMake», но это не ответ я ищу (волны рукой, как джедай .. ehehehehe)

CC = gcc 
CFLAGS = -Wall 
SOURCES = lzx.c csum.c dirs.c listner.c tree.c 
OBJECTS = $(SOURCES:.c=.o) 
TARGETLIB = libs/mylib.a 
TARGET = TestApp 

libs/%.o : libs/%.c 
    $(CC) $CFLAGS -c $< 

$(TARGETLIB) : $(OBJECTS) 
    ar rcs $@ $^ 

$(TARGET) : 
    $(CC) $CFLAGS Source1.cpp Source2.cpp -llibs/mylib.a -o $@ 

Мое понимание было то, что первый рецепт, скомпилировал бы все .c-файлы в объекты, но, похоже, скомпилировал первый .c-файл, а затем остановился.

Любая помощь, которую кто-либо мог бы дать мне, будет оценен по достоинству.

Answer 1

Поскольку ваше окончательное приложение TARGET, вы должны сделать его первым правилом Makefile. А так как это также зависит от TARGETLIB она должна быть задана как зависимость, например, так:

$(TARGET): $(TARGETLIB) 
    $(CC) $(CFLAGS) Source1.cpp Source2.cpp -Lmylib -o $@ 

рядом я предполагаю, что * .c файлы Вы упомянули Lib файлы. Таким образом вам понадобится префикс, поскольку вы хотите указать их вручную, а не с помощью подстановочных знаков или правил.

OBJECTS = $(addprefix(libs, $(SOURCES)):.c=.o) 

и последнее, что приходит на ум это имя библиотеки, которая должна быть libSOMENAME.a (ну, компоновщик ищет это имя в пути и -Lotherpaths). Итак, мы имеем:

TARGETLIB = libs/libmylib.a 

подводя итоги:

CC = gcc 
CFLAGS = -Wall 
SOURCES = lzx.c csum.c dirs.c listner.c tree.c 
OBJECTS = $(addprefix(libs, $(SOURCES)):.c=.o) 
TARGETLIB = libs/libmylib.a 
TARGET = TestApp 

$(TARGET) : $(TARGETLIB) 
    $(CC) $(CFLAGS) Source1.cpp Source2.cpp -static -L./libs -lmylib -o $@ 

$(TARGETLIB) : $(OBJECTS) 
    ar rcs $@ $^ 

И да, это может быть написано намного лучше, но я полагаю, если Вы хотели бы узнать больше о Makefiles или линкера, а не только показал, где вы допустили ошибки, вы знаете, как найти страницы руководства.