Я думаю, я не знаю достаточно об этой функции большинства, чтобы обернуть вокруг себя мою голову ... Я просто не знаю, с чего начать. Я не про Verilog еще лолVerilog реализация функции «Majority»
Это определяется как функция от х, у, г, так что я имею в виду функция будет функцией трех двоичных входных битов. Кроме того, я потерян.
Любая помощь/направление оценено.
В булевых терминах главный затвор является истинным, если более половины его входов истинны. https://en.wikipedia.org/wiki/Majority_function
Если вы думаете об этом, то простые термины, чем пример ввода 3, довольно просты. Есть только 3 ситуации, которые приведут к истине.
(Х и Y), ИЛИ (Y и Z), ИЛИ (Х и Z)
Вы можете расширить, что на произвольное число входов и именно это уравнение для. Мой verilog довольно ржавый, поэтому я не помню сразу, но я думаю, что вы можете сделать такую математику с двоичными входами, если захотите.
Это именно то, что мне нужно. Это делает Verilog реализацией trivial.hanks для вашей помощи. – squeeler642