2012-02-26 3 views

ответ

2

Чтобы отладить проблемы с кодом Verilog, вам необходимо создать код стимула testbench и запустить моделирование.

Диаграммы, на которые вы ссылались, слишком трудно читать. Поскольку вы не предоставляли ни один из подмодулей, никто не может скомпилировать ваш код. Вы не описали, какой результат вы получаете, и как он отличается от того, что вы ожидаете.

Разделите свою проблему на мелкие кусочки и начните отладку по отдельности.

+0

Я добавил все подмодули, не могли бы вы помочь? –

+1

Каким образом это не работает? Что вы ожидаете от этого? – toolic

+0

Я написал простую программу для этого cpu.it добавляет ac register some value. Затем ands ac со значением в памяти. Затем перескакивает в какое-то место в памяти. Я использую плату fpga, я подключил ac к светодиодам, но светодиоды никогда не включаются. –

2

Вы используете блокирующие назначения исключительно, что может вызвать проблемы с последовательной логикой. Если это FPGA Xilinx, то есть coding guidelines. Как сказал инструмент, вам нужно создать тестовый стенд и смоделировать свой дизайн.