0
Как eip-регистр знает следующий адрес для выполнения?EIP register intel architecture
A
ответ
0
В принципе, CPU декодирует инструкцию (и в течение этого процесса обнаруживает, как долго это работает), выполняет ее, а затем продвигает указатель инструкции, указывая на следующую команду. На самом деле это немного сложнее (есть прыжки и призывы к рассмотрению, и все может случиться спекулятивно и/или из-за порядка), но принципы сохраняются.
Смежные вопросы
- 1. MeteorJS on Synology DS214Play (intel architecture)
- 2. Cassandra Cluster Architecture
- 3. Django form error architecture architecture
- 4. Shift Right Register-ParallelLoad
- 5. Использование динамического маршрутизатора EIP с балансиром нагрузки EIP
- 6. WinDBG ESP и EIP
- 7. Неверный регистр eip?
- 8. CS: EIP в сравнении
- 9. XMM register 0 не используется
- 10. Service Oriented Architecture vs Resource Oriented Architecture
- 11. Assembly- load xmm register to 32-register
- 12. Shift Register для std_logic_vector
- 13. GDB Dis-Flavor установлен Intel, но показывая AT & T стиль
- 14. MVC Architecture
- 15. Saas Architecture
- 16. Symfony architecture
- 17. React architecture
- 18. MVC Architecture
- 19. nhibernate architecture
- 20. App Architecture
- 21. WebkitSpeechRecognition Architecture
- 22. wcf architecture
- 23. IoC Architecture
- 24. Django register
- 25. C# Переполнение переполнения стека EIP
- 26. Camel EIP для фильтрации дубликатов
- 27. Camel Aggregator EIP улучшает скорость
- 28. Асинхронное изменение активатора обслуживания EIP?
- 29. Где хранит регистры Intel 80386?
- 30. Проблемы с установкой Intel OpenMP
Вы пытаетесь спросить, как декодируются инструкции переменной длины? –