0
Я хотел бы преобразовать следующие в NAND
и NOT
ворота только в Verilog HDL.Операторы NAND и NOT
A & B | C
Я попытался следующие в Verilog:
A &~ B &~ ~C
Однако я получаю ошибку синтаксиса в лексемы ~
в ~C
.