Передача массива в названном порту подключения

Question

Если я посылаю некоторые параметры любого модуля в Verilog как:

SUM(.a(a), .b(b), .out(out)); 

Это будет работать нормально. Что делать, если я хочу передать массив в качестве ввода или вывести массивы в качестве вывода? Например:

integer a=10; 
    integer b=20; 
    integer c[2:0]={2,4,6}; 
    integer d=0; 

any module(.input1(a), .input2(b), .input3(c),.....) 

Но это даст ошибку, которая «не может напрямую обращаться к памяти c».

Итак, как я могу отправить или получить массив в именованном портовом соединении?

Answer 1

Входы могут быть массивами из SystemVerilog 2009. Verilog 1995, 2001 и 2005 не поддерживают порты массива.

module dut(
    input [7:0] a [3:0] 
); 

endmodule