В случае systemverilog есть способ распечатать расширенный макрос? Или есть способ отладки макроса?Есть ли способ распечатать расширенный макрос или способ отладки макроса
Я бы избегал макросов столько, сколько мог, но в этом случае я не могу.
В случае systemverilog есть способ распечатать расширенный макрос? Или есть способ отладки макроса?Есть ли способ распечатать расширенный макрос или способ отладки макроса
Я бы избегал макросов столько, сколько мог, но в этом случае я не могу.
Это будет конкретный инструмент. В Questa/Modelsim есть переключатель vlog -Edebug
, чтобы получить расширенный выходной сигнал перед процессором.
Спасибо, что у меня Questa (которая работает правильно), поэтому искал в основном резкий. Я собираюсь попробовать вариант Questa, чтобы убедиться. – wisemonkey
В Incisive Simulator вы можете использовать флаг -linedebug
и открывать файл в Source Browser. Там вы можете расширять и отлаживать макросы.
Спасибо, получается его ошибка в инструменте Cadence – wisemonkey
Оба ответа на вопрос верны, поскольку поведение специфично для конкретного инструмента, а не для конкретного языка. – wisemonkey