Основы makefile

Question

У меня возникли проблемы с основами makefile.

Я использую GCC для компиляции

Что мне нужно сделать, это сделать Makefile именем labMakefile и целями являются

lab 
labM.o 
labG.o 
clean 

файлы уже в папке, в которой я сейчас работаю состоит из

labM.c 
labM.o 
labG.c 
labG.o 

Я смотрел на Makefile учебники, но я не могу показаться, чтобы найти правильный способ создания Makefile

Что я попробовал

labMakefile: labM.o labG.o 

, но он просто говорит labMakefile:: command not found

Answer 1

Файл makefile - это скрипт, которым управляет Make. Это всего лишь текстовый файл, написанный со строгой грамматикой, которая делает потребности, такие как исходный код (хотя он интерпретируется, а не компилируется). Вы можете использовать любой текстовый редактор, который вам нравится создавать.

Вы используете C (судя по суффиксам на ваших именах файлов). Таким образом, чтобы создать labM.o из labM.c вы, вероятно, использовать команду как

gcc -c labM.c -o labM.o 

(Не то, -o labM.o действительно необходимо, это поведение по умолчанию, я просто пытаюсь по буквам вещи немного.) Точно так же к строить labG.o вы будете использовать

gcc -c labG.c -o labG.o 

, а затем (я думаю) вы бы связать их вместе, чтобы построить лабораторию:

gcc labM.o labG.o -o lab 

А иногда вы хотите, чтобы очистить построенные файлы:

rm -f *.o lab 

Так, чтобы сделать все это, вы бы написали Makefile называется Makefile, который выглядел так (обратите внимание, что ведущие пространства ТКС):

labM.o: 
    gcc -c labM.c -o labM.o 

labG.o: 
    gcc -c labG.c -o labG.o 

lab: 
    gcc labM.o labG.o -o lab 

.PHONY:clean 
clean: 
    rm -f *.o lab 

Тогда вы могли бы make lab или make clean или make labM.o labG.o. Если вы действительно хотите назвать этот makefile labMakefile, вы можете сделать это, но тогда вам придется сделать это, например. make -f labMakefile lab. Этот make-файл является сырым, но эффективным. Это может быть значительно улучшена:

CC = gcc 

lab: labM.o labG.o 
    gcc $^ -o $@ 

lab%.o: lab%.c 
    $(CC) -c $< -o $@ 

.PHONY:clean 
clean: 
    @echo cleaning things up, boss... 
    @rm -f *.o lab 

Это будет обрабатывать зависимости лучше: если вы измените labM.c но не labG.c, а затем make, сделать будет знать, что labM.o (и lab) должен быть восстановлен, но labG.o не нужно быть.

Это много, чтобы принять участие, и возможно дальнейшее улучшение (обработка зависимостей может быть сделана очень slick), но это хорошее начало.

Answer 2

Чтобы запустить Makefile, вы должны вызвать «сделать»

Если Makefile не имеет стандартное имя (Makefile или Makefile) , вы должны указать его с аргументом -f:

make -f labMakefile