makefile компиляция кратных целей

Question

Это мой первый пост в этом форуме. Извините за беспокойство, но я искал нечто похожее и странно, я не мог его найти. Вот проблема. У меня есть три (основных) файла без заголовков, и я хочу их скомпилировать сразу (если я просто набираю «make») или один за другим (если я укажу имя файла без расширения). Поэтому я построил свой Makefile, но что-то не так в команде

$(TARGETS): $(BUILDS_DIR)% : $(SRCS_DIR)%.c 

, где я получил эту ошибку

марка: *** Никакое правило сделать цель ....

вот полный файл

.SUFFIXES: .c 
ROOT = $(addprefix $(PWD), /) 
BUILDS_DIR = $(addprefix $(ROOT), builds/) 
SRCS_DIR = $(addprefix $(ROOT), src/) 

SRCS = $(wildcard $(SRCS_DIR)*.c) 

TARGETS = ${SRCS:$(SRCS_DIR)%.c=%} 
EXES = ${addprefix $(BUILDS_DIR), $(TARGETS)} 

CC  = gcc 
CFLAGS = -Wall -O3 

RM = rm -f 

.PHONY: all $(TARGETS) clean 

all: $(TARGETS) 

$(TARGETS): $(BUILDS_DIR)% : $(SRCS_DIR)%.c 
    $(CC) $(CFLAGS) \ 
     $< \ 
     -o $@ 
    @echo -e "\n\n\t\t*** Compile successfully! ***\n" ; 

clean: 
    $(RM) $(EXES) \ 
     $(SRCS_DIR)*~ 
    @echo -e "\n\n\t\t*** Cleanup complete! ***\n" 

Где я ошибаюсь? Я думаю, что ответ очень глупый и, вероятно, основан на основной ошибке.

заранее спасибо

Answer 1

Предполагая, что GNU Make (так как вы используете его синтаксис).

:, или первый, проблема в том, что вы пытаетесь переписать цель static pattern неправильно, пытаясь сцепить целевой каталог на шаблон, а не просто использовать имя файла цели.

Вы были:

$(TARGETS): $(BUILDS_DIR)% : $(SRCS_DIR)%.c 
    $(CC) $(CFLAGS) $< -o $@ 

Решение заключается в использовании добавить путь к каталогу, в командной строке

$(TARGETS): % : $(SRCS_DIR)%.c 
    $(CC) $(CFLAGS) $< -o $(BUILDS_DIR)$@ 

Answer 2

Давайте предположим, что ваши три исходные файлы file1.c, file2.c и file3.c. Я бы создал Makefile, чтобы выглядеть следующим образом (предполагается, что GNU сделать)

CC = gcc 
CFLAGS = -ansi -Wall -pedantic 

RM = rm -f 

OBJS = file1.o file2.o file3.o 

PROG=my_program 

$(PROG) : $(OBJS) 
    $(CC) $(CFLAGS) $(OBJS) -o $(PROG) 

all : clean $(PROG) 

file1 : file1.c 
    $(CC) $(CFLAGS) -c file1.c -o file1.o 

file2 : file2.c 
    $(CC) $(CFLAGS) -c file2.c -o file2.o 

file3 : file3.c 
    $(CC) $(CFLAGS) -c file3.c -o file3.o 

clean : 
    $(RM) *.o $(PROG) *.*~ 

Пробу с помощью этого сделать файл (я использовать -n, чтобы показать, какие правила будут работать, но на самом деле не запускать их, потому что мой источник файлы пустые файлы для тестирования)

[******@broadsword junk]$ make -n 
    gcc -ansi -Wall -pedantic -c -o file1.o file1.c 
    gcc -ansi -Wall -pedantic -c -o file2.o file2.c 
    gcc -ansi -Wall -pedantic -c -o file3.o file3.c 
    gcc -ansi -Wall -pedantic file1.o file2.o file3.o -o my_program 
    [******@broadsword junk]$ make -n file1 
    gcc -ansi -Wall -pedantic -c file1.c -o file1.o 

Мы можем сократить выше делают подам использование решений диких-карт.

CC = GCC CFLAGS = -ansi -Wall -pedantic

RM = RM -f

OBJS = file1.o file2.o file3.o

PROG = my_program

$ (PROG): $ (OBJS) $ (CC) $ (CFLAGS) $ (OBJS) -o $ (PROG)

все: чистый $ (PROG)

%:% .c $ (CC) $ (CFLAGS) -c $ < -o $ @ о

чист. $ (RM) * .o $ (PROG) . ~

Нам нужно добавить '.o' к имени выходного файла, чтобы мы создавали файлы в формате, определенном переменной первого правила сборки, корректно работающим. Делать это дает следующий пример работает:

[******@broadsword junk]$ make -n 
    gcc -ansi -Wall -pedantic -c -o file1.o file1.c 
    gcc -ansi -Wall -pedantic -c -o file2.o file2.c 
    gcc -ansi -Wall -pedantic -c -o file3.o file3.c 
    gcc -ansi -Wall -pedantic file1.o file2.o file3.o -o my_program 
    [******@broadsword junk]$ make -n file2 
    gcc -ansi -Wall -pedantic -c file2.c -o file2.o 

Кстати, я лично не против вводить дополнительные два символа, и я люблю, когда моя цель матч вывод набора правил, которые задавят, поэтому я хотел бы написать правила или как

 file1.o : file1.c 
     $(CC) $(CFLAGS) -c file1.c -o file1.o 

или

 %.o :%.c 
     $(CC) $(CFLAGS) -c $< -o $@ 

Наконец, я сильно подозреваю, что, когда мы выполняем make или make all, мы не работают тыс е-файлов в нижней части make-файла, скорее мы запускаем встроенное правило, описанное в руководстве GNU, как: «n.o производится автоматически из n.c с рецептом формы $(CC) $(CPPFLAGS) $(CFLAGS) -c».